IBM RS64 - IBM RS64

Arquitecturas POWER , PowerPC y Power ISA
NXP (anteriormente Freescale y Motorola)
IBM
IBM / Nintendo
Otro
Enlaces relacionados
Cancelado en gris , histórico en cursiva

El IBM RS64 es una familia de microprocesadores que se utilizaron en la década de 1990 en IBM RS / 6000 y AS / 400 servidores .

Estos microprocesadores implementan la arquitectura de conjunto de instrucciones (ISA) "Amazon" o "PowerPC-AS" . Amazon es un superconjunto del conjunto de instrucciones PowerPC , con la adición de características especiales que no están en la especificación PowerPC, principalmente derivadas de POWER2 y el procesador AS / 400 original, y ha sido de 64 bits desde el principio. Los procesadores de esta familia están optimizados para cargas de trabajo comerciales (rendimiento de enteros, cachés grandes, ramas) y no cuentan con el sólido rendimiento de punto flotante de los procesadores de la familia de microprocesadores IBM POWER , su hermano.

La familia RS64 se eliminó poco después de la introducción de POWER4 , que se desarrolló para unir las familias RS64 y POWER.

Historia

En 1990, se inició el proyecto de Amazon para crear una arquitectura común que albergaría tanto AIX como OS / 400 . El equipo de ingeniería de AS / 400 en IBM Rochester estaba diseñando una nueva arquitectura conocida como C-RISC ( RISC comercial ) para reemplazar la arquitectura IMPI del AS / 400. C-RISC fue una evolución del conjunto de instrucciones IMPI, extendiendo el espacio de direcciones a 96 bits y agregando algunas instrucciones RISC para acelerar las aplicaciones comerciales más intensivas en computación que se estaban colocando en AS / 400. El presidente de IBM, Jack Kuehler, quería que usaran PowerPC, pero se resistieron, argumentando que el conjunto de instrucciones PowerPC de 32/64 bits existente no permitiría una transición viable para el software OS / 400 y que el conjunto de instrucciones existente requería extensiones para las aplicaciones comerciales en el AS / 400. Finalmente, un equipo dirigido por Frank Soltis desarrolló una extensión del conjunto de instrucciones de PowerPC, llamada "Amazon" .

Al mismo tiempo, los desarrolladores de RS / 6000 estaban ampliando ampliamente su línea de productos para incluir sistemas que abarcaban desde estaciones de trabajo de gama baja hasta sistemas SMP de mainframe de grandes empresas de la competencia y sistemas de supercomputación RS / 6000-SP2 agrupados . Los procesadores PowerPC desarrollados en la alianza AIM se adaptaban bien a la estación de trabajo RISC de gama baja y al espacio de servidor pequeño. Pero los sistemas de supercomputación de mainframe y agrupados de gran tamaño requerían más funciones de rendimiento y confiabilidad, disponibilidad y capacidad de servicio que los procesadores diseñados para Apple Power Macs. Se requirieron varios diseños de procesadores para cumplir simultáneamente con los requisitos del Apple Power Mac enfocado en los costos, los sistemas de alto rendimiento y RAS RS / 6000, y la transición del AS / 400 a PowerPC.

Amazon también se amplió para admitir esas características, de modo que los procesadores pudieran diseñarse para su uso en máquinas RS / 6000 y AS / 400 de gama alta.

El proyecto para desarrollar el primer procesador de este tipo fue "Bellatrix" (el nombre de una estrella en la constelación de Orión , también llamada "Amazon Star"). El proyecto Bellatrix fue extremadamente ambicioso en su uso generalizado de circuitos auto-temporizados y basados ​​en pulsos y las herramientas EDA necesarias para respaldar esta estrategia de diseño, y finalmente se canceló. Para abordar los mercados de estaciones de trabajo técnicas, supercomputadoras y de ingeniería / científicos, IBM Austin (el hogar de los RS / 6000) comenzó a desarrollar una versión de un solo chip de tiempo de comercialización del Power2 (P2SC) en paralelo con el desarrollo de un sofisticado procesador PowerPC de 64 bits con las extensiones POWER2 y dos sofisticadas unidades de coma flotante MAF (el POWER3 / 630). Para abordar las aplicaciones comerciales RS / 6000 y los sistemas AS / 400, IBM Rochester (el hogar de los AS / 400) comenzó a desarrollar el primero de los procesadores PowerPC de 64 bits de gama alta con extensiones AS / 400, e IBM Endicott comenzó a desarrollar un Procesador PowerPC de un solo chip de gama baja con extensiones AS / 400.

Cobra y Muskie

En 1995, IBM lanzó el procesador Cobra , o A10 , la primera implementación de PowerPC AS, para los sistemas IBM AS / 400 . Era un procesador de un solo chip que funcionaba a 50-77 MHz. Fue diseñado con una metodología semi-personalizada, como consecuencia de las limitaciones de tiempo de comercialización. La matriz contiene 4,7 millones de transistores y mide 14,6 mm por 14,6 mm (213 mm 2 ). Fue fabricado por IBM en su proceso CMOS 5L, un proceso CMOS de metal de cuatro capas de 0,5 µm. Utilizaba una fuente de alimentación de 3,0 V y disipaba 17,7 W máximo, 13,4 W mínimo a 77 MHz. Estaba empaquetado en una matriz de rejilla de bolas de cerámica de 625 contactos (CBGA) que medía 32 mm por 32 mm.

En 1996 IBM lanzó la versión multichip SMP de 4 vías de gama alta llamada Muskie , A25 o A30 en sistemas AS / 400. Funcionó a 125-154 MHz. Fue fabricado en un proceso de fabricación BiCMOS .

Estos procesadores solo se utilizaron en máquinas AS / 400.

RS64

El RS64 o Apache se introdujo en 1997. Se desarrolló a partir de "Cobra" y "Muskie", pero incluía un PowerPC ISA más completo y, por lo tanto, estaba configurado para usarse en máquinas RS / 6000 así como en sistemas AS / 400. Presentaba un caché L1 integrado total de 128 KB, L2 fuera de chip de 4 MB de velocidad completa en un bus de 128 bits y un reloj de 125 MHz. Se escaló a una configuración SMP de 12 procesadores en las máquinas de IBM.

RS64 se llamó A35 en AS / 400 y una vez se lo llamó PowerPC 625 , entre el desaparecido PowerPC 620 y el PowerPC 630 (luego renombrado como POWER3 ).

Fue fabricado con un proceso de fabricación BiCMOS.

RS64-II

El RS64-II o Northstar se introdujo a 262 MHz en 1998 con 8 MB de L2 de velocidad completa en un bus 6XX de 256 bits (también utilizado en PowerPC 620 y POWER3 ). Las placas de procesador que contienen 4 RS64-II se pueden intercambiar en máquinas diseñadas para placas RS64 de 4 vías similares, evitando una "actualización de carretilla elevadora". El RS64-II contenía 12,5 millones de transistores, tenía un tamaño de 162 mm² y consumía una potencia máxima de 27 vatios. La fabricación cambió a una fabricación CMOS de 0,35 μm .

RS64-II fue el primer procesador de mercado masivo en implementar multiproceso . Esencialmente, cada chip almacena información de estado para 2 subprocesos en un momento dado y parece ser dos procesadores para el sistema operativo. Un procesador lógico ejecuta lo que se denomina hilo de primer plano. Cuando este subproceso encuentra un evento de alta latencia (falta de caché L2, etc.), el subproceso de fondo se cambia al segundo procesador lógico desde el punto de vista del sistema operativo. En el caso de un evento de latencia "menos largo" (falla L1, etc.), el cambio de hilo solo ocurrirá si el hilo de fondo está listo para ejecutarse. Si el hilo de fondo también está esperando un error, no se producirá el cambio de hilo. IBM llama a este esquema "multiproceso de grano grueso". No es exactamente lo mismo que el multiproceso simultáneo que se encuentra en los procesadores Pentium 4 posteriores . Un artículo de IBM señala que el esquema de grano grueso se adapta mejor a una arquitectura en orden como RS64.

RS64-II se denominó A50 en los sistemas AS / 400.

RS64-III

El RS64-III o Pulsar se introdujo en 1999 a 450 MHz. Los cambios clave incluyeron cachés de datos e instrucciones L1 de 128 KiB más grandes, precisión mejorada de predicción de rama y reducción de penalizaciones por predicción errónea de rama de cero o un ciclo. El RS64-III tiene una canalización de cinco etapas y un bus de caché L2 de 256 bits de ancho, que proporcionó al procesador 14,4 GB / s de ancho de banda desde el caché L2 de 8 MiB, implementado con SRAM DDR de 225 MHz.

El RS64-III tiene 34 millones de transistores, un tamaño de matriz de 140 mm² y se fabrica en el proceso CMOS 7S de 0,22 μm con seis niveles de interconexión de cobre.

En 2000, IBM lanzó una versión refinada llamada IStar fabricada con un proceso de fabricación SOI con interconexiones de cobre, que aumentó la frecuencia de reloj del procesador a 600 MHz. Este fue el primer procesador implementado en este proceso. Sin embargo, desde el punto de vista arquitectónico, el IStar era idéntico al Pulsar.

RS64-IV

El RS64-IV o Sstar se introdujo en 2000 a 600 MHz, luego se incrementó a 750 MHz. Se admitía hasta 16 GB DDR L2 de la misma manera que RS64-III (19,2 GB / s de ancho de banda). El RS64-IV tenía 44 millones de transistores y un tamaño de 128 mm² fabricado en un proceso de 0,18 μm. A diferencia de POWER, el consumo de energía se mantuvo bajo, por debajo de los 15 vatios por núcleo.

Durante un tiempo, mientras la línea POWER se estancó a la mitad de la velocidad de reloj de sus competidores, la familia RS64 estuvo a la cabeza de la línea de servidores grandes SMP UNIX de IBM. El rendimiento de carga de trabajo de enteros / comerciales del RS-64 IV era similar al de los procesadores Sun Microsystems con los que competía, aunque su potencia de punto flotante no era comparable al POWER3-II actual , que se mantuvo razonablemente competitivo durante todo su ciclo de vida.

Referencias

Otras lecturas

enlaces externos