Corte de bits - Bit slicing

Este artículo trata sobre la técnica de construcción del procesador . Para el corte de bits como separación del plano de bits utilizado en gráficos por computadora y procesamiento de imágenes, consulte plano de bits .
Anchos de bits de arquitectura de computadora
Poco
Solicitud
Precisión binaria de coma flotante
Precisión de coma flotante decimal

El corte de bits es una técnica para construir un procesador a partir de módulos de procesadores de menor ancho de bits, con el fin de aumentar la longitud de la palabra; en teoría para hacer una CPU arbitraria de n bits. Cada uno de estos módulos de componentes procesa un campo de bits o un "segmento" de un operando . Los componentes de procesamiento agrupados tendrían entonces la capacidad de procesar la longitud de palabra completa elegida de un diseño de software en particular.

El corte de bits desapareció más o menos debido a la llegada del microprocesador . Recientemente se ha utilizado en ALU para ordenadores cuánticos y se ha utilizado como técnica de software (por ejemplo, en CPU x86 , para criptografía ).

Detalles operativos

Los procesadores de segmentos de bits generalmente incluyen una unidad lógica aritmética (ALU) de 1 , 2 , 4 , 8 o 16  bits y líneas de control (incluidas las señales de transporte o desbordamiento que son internas al procesador en diseños de CPU sin segmentos de bits ).

Por ejemplo, dos chips ALU de 4 bits podrían colocarse uno al lado del otro, con líneas de control entre ellos, para formar una ALU de 8 bits (el resultado no necesita ser una potencia de dos, por ejemplo, tres de 1 bit pueden hacer una ALU de 3 bits , por lo tanto, CPU de 3 bits (o n bits), mientras que 3 bits, o cualquier CPU con un número impar de bits más alto, no se ha fabricado ni vendido en volumen). Se pueden usar cuatro chips ALU de 4 bits para construir una ALU de 16 bits. Se necesitarían ocho chips para construir una ALU de palabra de 32 bits. El diseñador podría agregar tantas secciones como sea necesario para manipular longitudes de palabras más largas.

Se usaría un microsecuenciador o ROM de control para ejecutar la lógica para proporcionar datos y señales de control para regular la función de las ALU componentes.

Microprocesadores de corte de bits conocidos:

  • Rebanada de 4 bits:
    • Familia IMP nacional , que consta principalmente del IMP-00A / 520 RALU (también conocido como MM5750) y varios chips de control y microcódigo ROM enmascarados (CROM, también conocidos como MM5751)
      • National GPC / P / IMP-4 (1973), de segunda fuente por Rockwell
      • National IMP-8 , un procesador de 8 bits basado en el chipset IMP, que usa dos chips RALU y un chip CROM
      • Nacional IMP-16 , un procesador de 16 bits basado en el chipset IMP, por ejemplo, cuatro chips RALU con uno cada uno IMP16A / 521D y IMP16A / 522D virutas CROM (chips de CROM opcionales adicionales podrían proporcionar additionis conjunto de instrucciones)
    • Familia AMD Am2900 (1975), por ejemplo, AM2901, AM2901A, AM2903
    • Familia Monolithic Memories 5700/6700 (1974), p. Ej., MMI 5701 / MMI 6701, segunda fuente de ITT Semiconductors
    • Texas Instruments SBP0400 (1975) y SBP0401, conectables en cascada hasta 16 bits
    • Texas Instruments SN74181 (1970)
    • Texas Instruments SN74S281 con SN74S282
    • Texas Instruments SN74S481 con SN74S482 (1976)
    • Fairchild 33705
    • Fairchild 9400 (MACROLOGIC), 4700
    • Familia Motorola M10800 (1979), p. Ej. MC10800
    • Raytheon RP-16, un procesador de 16 bits que consta de siete circuitos integrados, que utiliza cuatro chips RALU y tres chips CROM.

Necesidad histórica

El corte de bits, aunque no se llamaba así en ese momento, también se usaba en computadoras antes de los circuitos integrados a gran escala (LSI, el predecesor del VLSI actual , o circuitos de integración a muy gran escala). La primera máquina cortada en trozos fue EDSAC 2 , construida en el Laboratorio de Matemáticas de la Universidad de Cambridge en 1956-1958.

Antes de mediados de la década de 1970 y finales de la de 1980, hubo cierto debate sobre cuánto ancho de bus era necesario en un sistema informático dado para que funcionara. La tecnología y las piezas de chips de silicio eran mucho más caras que en la actualidad. El uso de ALU múltiples, más simples y, por lo tanto, menos costosas se consideró una forma de aumentar la potencia informática de una manera rentable. Si bien en ese momento se discutían los microprocesadores de arquitectura de 32 bits , pocos estaban en producción.

Los mainframes de la serie UNIVAC 1100 (una de las series más antiguas, que se originó en la década de 1950) tiene una arquitectura de 36 bits y el 1100/60 introducido en 1979 usó nueve chips ALU de 4 bits Motorola MC10800 para implementar el ancho de palabra necesario mientras usa el moderno integrado circuitos.

En ese momento, los procesadores de 16 bits eran comunes pero costosos, y los procesadores de 8 bits, como el Z80 , se usaban ampliamente en el naciente mercado de computadoras domésticas.

La combinación de componentes para producir productos de segmentos de bits permitió a los ingenieros y estudiantes crear computadoras más potentes y complejas a un costo más razonable, utilizando componentes listos para usar que podrían configurarse de manera personalizada. Las complejidades de crear una nueva arquitectura de computadora se redujeron en gran medida cuando los detalles de la ALU ya estaban especificados (y depurados ).

La principal ventaja fue que el corte de bits hizo posible económicamente en procesadores más pequeños el uso de transistores bipolares , que cambian mucho más rápido que los transistores NMOS o CMOS . Esto permitió velocidades de reloj mucho más altas, donde se necesitaba velocidad; por ejemplo, funciones DSP o transformación matricial , o como en Xerox Alto , la combinación de flexibilidad y velocidad, antes de que las CPU discretas pudieran ofrecer eso.

Uso moderno

Uso de software en hardware sin segmentos de bits

En tiempos más recientes, Matthew Kwan volvió a acuñar el término corte de bits para referirse a la técnica de usar una CPU de propósito general para implementar múltiples máquinas virtuales simples paralelas usando instrucciones lógicas generales para realizar operaciones de datos múltiples de instrucción única (SIMD). Esta técnica también se conoce como SIMD dentro de un registro (SWAR).

Esto fue inicialmente en referencia al artículo de 1997 de Eli Biham A Fast New DES Implementation in Software , que logró ganancias significativas en el rendimiento de DES mediante el uso de este método.

Computadoras cuánticas cortadas en bits

Para simplificar la estructura del circuito y reducir el costo de hardware de las computadoras cuánticas (propuesto para ejecutar el conjunto de instrucciones MIPS32 ), una unidad lógica aritmética (ALU) superconductora de 4 bits y rebanada de bits de 50 GHz para microprocesadores cuánticos rápidos de flujo único de 32 bits fue demostrado ".

Ver también

Referencias

enlaces externos