UltraSPARC - UltraSPARC
 Un microprocesador UltraSPARC de 200 MHz
| |
| Información general | |
|---|---|
| Lanzado | 1995 |
| Interrumpido | 1997 |
| Diseñada por | Microsistemas solares |
| Actuación | |
| Max. Frecuencia de reloj de la CPU | 143 MHz hasta 200 MHz |
| Arquitectura y clasificación | |
| Conjunto de instrucciones | SPARC V9 |
| Especificaciones físicas | |
| Núcleos | |
| Historia | |
| Predecesor | SuperSPARC II |
| Sucesor | UltraSPARC II |
El UltraSPARC es un microprocesador desarrollado por Sun Microsystems y fabricado por Texas Instruments , introducido a mediados de 1995. Es el primer microprocesador de Sun en implementar la arquitectura de conjunto de instrucciones (ISA) SPARC V9 de 64 bits . Marc Tremblay fue un co-microarquitecto.
Microarquitectura
El UltraSPARC es un microprocesador superescalar de cuatro elementos que ejecuta instrucciones en orden . Tiene una canalización de enteros de nueve etapas .
Unidades funcionales
Las unidades de ejecución se simplificaron en relación con SuperSPARC para lograr frecuencias de reloj más altas; un ejemplo de una simplificación es que las ALU no se conectaron en cascada, a diferencia del SuperSPARC, para evitar restringir la frecuencia de reloj.
El archivo de registro de enteros tiene 32 entradas de 64 bits. Como SPARC ISA usa ventanas de registro , de las cuales UltraSPARC tiene ocho, el número real de registros es 144. El archivo de registro tiene siete puertos de lectura y tres de escritura. El archivo de registro de enteros proporciona registros a dos unidades lógicas aritméticas y la unidad de carga / almacenamiento. Las dos ALU pueden ejecutar instrucciones aritméticas, lógicas y de desplazamiento, pero solo una puede ejecutar instrucciones de multiplicación y división.
La unidad de coma flotante consta de cinco unidades funcionales. Uno ejecuta suma y resta de coma flotante, uno multiplica, uno divide y raíces cuadradas. Dos unidades son para ejecutar instrucciones SIMD definidas por el Conjunto de instrucciones visuales (VIS). El archivo de registro de punto flotante contiene treinta y dos registros de 64 bits. Tiene cinco puertos de lectura y tres puertos de escritura.
Cache
El UltraSPARC tiene dos niveles de caché, primario y secundario. Hay dos cachés principales, uno para instrucciones y otro para datos. Ambos tienen una capacidad de 16 KB.
El UltraSPARC requería una caché secundaria externa obligatoria. La caché está unificada, tiene una capacidad de 512 KB a 4 MB y se asigna directamente. Puede devolver datos en un solo ciclo. La caché externa se implementa con SRAM síncronos sincronizados a la misma frecuencia que el microprocesador, ya que no se admitían relaciones. Se accede a través del bus de datos.
Fabricación
Contenía 3,8 millones de transistores. Se fabricó en el proceso EPIC-3 de Texas Instruments, un proceso de semiconductor de óxido de metal complementario (CMOS) de 0,5 μm con cuatro niveles de metal. El UltraSPARC no se fabricó en un proceso BiCMOS , ya que Texas Instruments afirmó que no escalaba bien a procesos de 0,5 μm y ofrecía poca mejora de rendimiento. El proceso se perfeccionó en el procesador de señal digital (DSP) MVP de TI con algunas características faltantes, como tres niveles de metal en lugar de cuatro y un tamaño de característica de 0.55, antes de que se usara para fabricar el UltraSPARC para evitar una repetición de los problemas de fabricación encontrados con SuperSPARC .
Paquete
El UltraSPARC está empaquetado en una matriz de rejilla de bolas de plástico de 521 contactos (PBGA).
Procesadores relacionados
Referencias
- Greenley, D. y col. (1995). "UltraSPARC: El SPARC superescalar de 64 bits de próxima generación". Actas de Compcon '95 : págs. 442–451.
- Gwennap, Linley (3 de octubre de 1994). "UltraSparc desata el rendimiento SPARC". Informe del microprocesador , volumen 8, número 13.
- Gwennap, Linley (5 de diciembre de 1994). "UltraSparc agrega instrucciones multimedia". Informe de microprocesador .