Lógica dominó - Domino logic
La lógica Domino es una evolución basada en CMOS de las técnicas de lógica dinámica basadas en transistores PMOS o NMOS . Permite una oscilación lógica de riel a riel. Fue desarrollado para acelerar los circuitos, resolviendo el problema de la cascada prematura, generalmente insertando pFET pequeños y rápidos entre las etapas dominó para restringir la velocidad de la cascada entre etapas a un máximo restringido, un máximo determinista restringido , sin requerir otros enclavamientos de diseño de circuito.
Terminología
El término deriva del hecho de que en la lógica del dominó (estructura en cascada que consta de varias etapas), cada etapa ondula la siguiente etapa para la evaluación, similar a las fichas de dominó que caen una tras otra .
Inconvenientes de la lógica dinámica
En lógica dinámica , surge un problema cuando se conecta en cascada una puerta a la siguiente. El estado de precarga "1" de la primera puerta puede hacer que la segunda puerta se descargue prematuramente, antes de que la primera puerta haya alcanzado su estado correcto. Esto utiliza la "precarga" de la segunda puerta, que no se puede restaurar hasta el siguiente ciclo de reloj, por lo que no hay recuperación de este error.
Para conectar en cascada puertas lógicas dinámicas, una solución es la lógica dominó, que inserta un inversor estático ordinario entre etapas. Si bien esto puede parecer anular el punto de la lógica dinámica, dado que el inversor tiene un pFET (uno de los principales objetivos de la lógica dinámica es evitar los pFET siempre que sea posible, debido a la velocidad), hay dos razones por las que funciona bien. En primer lugar, no hay distribución en abanico de varios pFET; la puerta dinámica se conecta exactamente a un inversor, por lo que la puerta sigue siendo muy rápida. Además, dado que el inversor se conecta solo a nFET en puertas lógicas dinámicas, también es muy rápido. En segundo lugar, el pFET en un inversor puede hacerse más pequeño que en algunos tipos de puertas lógicas.
En la estructura en cascada de la lógica dominó de varias etapas, la evaluación de cada etapa ondula la evaluación de la siguiente etapa, similar a las fichas de dominó que caen una tras otra. Una vez caídos, los estados de los nodos no pueden volver a "1" (hasta el siguiente ciclo de reloj) al igual que las fichas de dominó, una vez caídas, no pueden pararse, lo que justifica el nombre de lógica domino CMOS. Contrasta con otras soluciones al problema de la cascada en el que la cascada es interrumpida por relojes u otros medios.
Ver también
Referencias
Referencias generales
- Chung-Yu Wu; Kuo-Hsing Cheng; Jinn-Shyan Wan. "Análisis y diseño de una nueva lógica CMOS de cuatro fases sin carrera" , Circuitos de estado sólido, IEEE Journal of Volume 28, Número 1, enero de 1993, páginas 18-25
- RH Krambeck, CM Lee y HF Law, "Circuitos compactos de alta velocidad con CMOS" , IEEE Journal of Solid-State Circuits, vol. 17, no. 3, págs. 614–619, junio de 1982